节能举措，如企业作事器和云数据中心电源的“80+ Titianium”，以及外部电源适配器的欧盟活动准则(CoC) Tier 2，正使电源盘算东说念主员转而收受GaN开关期间，以完毕更高能效的盘算。由于GaN并不是现存硅期间的径直替代品，为了取得最大的上风，驱动器和布板必须与新期间相匹配。对比GaN和硅开关GaN是高速器件，因其电容很低，且可在莫得反向收复电荷的情况下反向导电(第三象限)，这在硬开关期骗中是个着实的上风。因此，损耗较低，但也有一些瑕疵。一是器件莫得雪崩电压额定值，门极驱动相当枢纽，十足最大额定电压典型值仅为+/-10V，而Si器件为+/-20V。另外，增强型(E-mode)GaN时时是关断的器件，其1.5V足下的门极导通阈值也低于Si的约3.5V。枢纽的是，能否完毕低损耗、高功率密度和高可靠性的预期上风，取决于具有强固保护性格的优化门极驱动电路。GaN门极驱动对性能至关垂死为了充分增强，E-mode GaN开关需要驱动到约5V，但不很高；除了保握在十足最大限值内，门极电路中的功耗随门极驱动电压和频率的变化而变化。在器件电容和门极电荷较低的情况下，平均驱动功率不错很低。但由于开关是纳秒级的，峰值电流不错很高，为安培级，因此驱动电路需要匹配这速率，但仍然有时提供大批的电流。表面上，GaN器件在VGS= 0安全关断，然则要是莫得从驱动器复返到开关源的闭合“开尔文”贯串，则所得到的贯串电感在器件开关时引起电压尖峰(图1)。这与门极驱动器相对，最好地缩短驱动电压裕量，和最坏的导致寄生导通从而具有潜在的侵犯性成果。门极可负驱动以对消效应原神 足交，然则通过严慎的布局和便于开尔文贯串的驱动器不错幸免这种复杂性。“Miller”电容可引起相似的效应，但关于GaN，这可忽略不计。

图1：源极和门极驱动共有的电感会引起电压瞬变

高侧门极驱动的挑战一些改造拓扑采用‘高边’开关，其门极驱动器复返是高压开要津点。驱动器必须电平移位，况且不受从输出到输入的dv/dt影响，关于GaN，dv/dt可能是100 V/ns以上。此外，在这种情况下，需要很好的为止通过驱动器的传播延伸，以便匹配低边和高边信号，幸免发生晦气性的“击穿”原神 足交，同期尽可能保握最小的死区时期。以致低边驱动器有时也需要信号和接地电源之间一定的电平移位，以幸免从驱动器输出级到输入端的噪声耦合，这耦合可能会导致额外驱动或最坏的竖立故障。有源钳位反激期骗示例

图2：GaN有源钳位反激改造器概览

图2显现安森好意思半导体的NCP51820 GaN门极驱动器及NCP1568有源钳位反激为止器。该驱动器采器具有调整的+5.2V幅值的门极驱动器用于高边和低边输出最好增强型GaN。其高边共模电压限制-3.5V到+650V，低边共模电压限制为-3.5至+3.5V，dv/dt抗扰度200 V/ns，采用了先进的结封锁期间。要是在低边器件源极有一个电流检测电阻器，低边驱动电平移位使开尔文贯串更容易。驱动波形的飞腾和下跌时期为1ns，最大传播延伸为50 ns，且提供沉寂的源汲输出，以定制导通和关断边沿率，达到最好的EMI/能效。LLC改造器期骗示例该LLC改造器(图3)的一个特色是驱动波形为50%的占空比。因此，为止死区时期以不发生重迭至关垂死。

图3：基于GaN的LLC改造器概览

所示的安森好意思半导体NCP51820驱动器确保门极驱动不重迭。该器件还含一个使能输入和全面的保护，防卫电源欠压和过温。它采用PQFN、4×4mm 的15引线封装，使短、低电感贯串到GaN器件的门极。布板至关垂死在通盘期骗中，布板是顺利的枢纽。门驱动回路必须最小化和匹配，驱动器和GaN器件应置于PCB同侧，并使用接地/电源面。关于GaN开关，需要仔细盘算其门极驱动电路，以完毕更高能效、功率密度及可靠性。此外原神 足交，严慎的布板，使用专用驱动器如安森好意思半导体的NCP51820，及针对上下边驱动器的一系列性格，确保GaN器件以最好性能责任。